数字逻辑基础与Verilog设计 原书第2版【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

数字逻辑基础与Verilog设计 原书第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　设计概念1

1.1　数字硬件1

1.1.1　标准芯片2

1.1.2　可编程逻辑器件2

1.1.3　定制芯片3

1.2　设计过程3

1.3　数字硬件的设计4

1.3.1　基本设计循环5

1.3.2　计算机的结构5

1.3.3　数字硬件单元的设计6

1.4　本书中的逻辑电路设计8

1.5　理论和实践8

参考文献9

第2章　逻辑电路入门10

2.1　变量和函数10

2.2　反相12

2.3　真值表12

2.4　逻辑门和逻辑网络13

2.5　布尔代数15

2.5.1　维恩图18

2.5.2　符号和术语20

2.5.3　运算的优先级别20

2.6　用与门、或门和非门进行综合21

2.7 与非以及或非逻辑网络26

2.8　设计举例29

2.8.1　三路灯光控制29

2.8.2　多路选择器电路30

2.9　计算机辅助设计工具简介31

2.9.1　设计输入32

2.9.2　综合33

2.9.3　功能仿真33

2.9.4　物理设计33

2.9.5 时序仿真34

2.9.6　芯片配置34

2.10　Verilog简介35

2.10.1 逻辑电路的结构描述35

2.10.2　逻辑电路的行为描述37

2.10.3　编写Verilog代码必须注意的关键点38

2.11　小结39

2.12　问题求解举例39

练习题42

参考文献45

第3章　实现技术46

3.1　晶体管开关46

3.2　NMOS逻辑门48

3.3　CMOS逻辑门50

3.4　负逻辑系统53

3.5　标准芯片55

3.6　可编程逻辑器件56

3.6.1 可编程逻辑阵列57

3.6.2 可编程阵列逻辑58

3.6.3　PLA和PAL的编程60

3.6.4　复杂可编程逻辑器件61

3.6.5　现场可编程门阵列63

3.6.6 用CAD工具在CPLD和FPGA上实现逻辑电路66

3.6.7 CPLD和FPGA的应用66

3.7　定制芯片、标准单元和门阵列66

3.8　实际问题68

3.8.1　MOSFET晶体管的制造和行为68

3.8.2 MOSFET晶体管的导通电阻71

3.8.3　逻辑门的电平71

3.8.4　噪声容限72

3.8.5　逻辑门的动态操作73

3.8.6　逻辑门的功率消耗75

3.8.7　通过晶体管开关传递1和076

3.8.8　逻辑门的扇入和扇出77

3.9　传输门81

3.9.1　异或门81

3.9.2　多路选择器电路82

3.10　SPLD、CPLD和FPGA的实现细节82

3.11　小结88

3.12　问题求解举例88

练习题93

参考文献98

第4章　逻辑函数的优化实现99

4.1 卡诺图99

4.2　最小化策略104

4.2.1　专业术语105

4.2.2　最小化步骤106

4.3　和之积形式的化简108

4.4　非完全指定函数109

4.5　多输出电路110

4.6　多级综合112

4.6.1　提取公因子113

4.6.2　函数分解115

4.6.3　多级与非以及或非电路119

4.7　多级电路的分析120

4.8　立方体表示法124

4.9　列表法化简126

4.9.1　质蕴涵项的产生127

4.9.2　最小覆盖的确定128

4.9.3　列表法小结131

4.10　使用立方体表示法最小化函数132

4.10.1　本质蕴涵项的确定133

4.10.2　求解最小覆盖的完整步骤135

4.11　一些实际问题的考虑137

4.12　由Verilog代码综合得到电路举例137

4.13　小结140

4.14 问题求解举例140

练习题144

参考文献148

第5章　数的表示和算术电路150

5.1　数位的表示法150

5.1.1 无符号整数150

5.1.2　十进制数与二进制数之间的转换151

5.1.3　八进制数和十六进制数的表示151

5.2 符号数的加法153

5.2.1　全加器的分解155

5.2.2　行波进位加法器155

5.2.3　设计举例156

5.3　有符号数157

5.3.1　负数157

5.3.2　加法和减法158

5.3.3　加法器和减法器单元160

5.3.4　基数补码方案161

5.3.5　算术溢出164

5.3.6　电路的性能问题164

5.4　快速加法器165

5.5　使用CAD工具设计算术电路170

5.5.1　使用原理图编辑工具设计算术电路170

5.5.2　使用Verilog设计算术电路172

5.5.3　使用向量信号173

5.5.4　使用自动生成语句174

5.5.5　Verilog中的线网和变量175

5.5.6　算术赋值语句176

5.5.7　Verilog代码中数的表示178

5.6　乘法180

5.6.1 无符号数的阵列乘法器181

5.6.2　有符号数的乘法182

5.7　数的其他表示方法182

5.7.1 定点数183

5.7.2　浮点数183

5.7.3 二-十进制编码184

5.8 ASCII字符码186

5.9 问题求解举例188

练习题191

参考文献193

第6章　组合电路构件块194

6.1　多路选择器194

6.1.1　用多路选择器的逻辑函数的综合197

6.1.2　用香农展开的多路选择器综合198

6.2　译码器202

6.3　编码器205

6.3.1　二进制编码器205

6.3.2　优先级编码器206

6.4　码型转换器207

6.5　算术比较电路207

6.6 用Verilog表示组合电路208

6.6.1　条件操作符208

6.6.2　if-else语句209

6.6.3　case语句211

6.6.4　for循环语句215

6.6.5　Verilog操作符216

6.6.6　生成结构220

6.6.7　任务和函数220

6.7　小结222

6.8　问题求解举例223

练习题228

参考文献230

第7章　触发器、寄存器、计数器和简单处理器232

7.1　基本锁存器233

7.2　 门控SR锁存器234

7.3　 门控D锁存器236

7.4　主从D触发器和沿触发的D触发器238

7.4.1　主从D触发器238

7.4.2　沿触发的D触发器239

7.4.3　有清零端和预置信号的D触发器241

7.4.4　触发器的时序参数242

7.5　T触发器243

7.6 JK触发器244

7.7　术语小结244

7.8　寄存器245

7.8.1　移位寄存器245

7.8.2　并行存取的移位寄存器246

7.9　计数器247

7.9.1　异步计数器247

7.9.2　同步计数器248

7.9.3 可并行置数的计数器251

7.10　同步复位252

7.11　其他类型的计数器254

7.11.1　BCD计数器254

7.11.2　环形计数器255

7.11.3　Johnson计数器256

7.11.4　计数器设计要点256

7.12　用CAD工具在设计中加入存储元件256

7.12.1　在电路原理图中添加存储元件256

7.12.2　用Verilog代码实现存储元件258

7.12.3　阻塞赋值和非阻塞赋值259

7.12.4　组合逻辑电路的非阻塞赋值261

7.12.5　具有清零功能的触发器261

7.13　用CAD工具在设计中加入寄存器和计数器262

7.13.1　在电路原理图中添加寄存器和计数器262

7.13.2　在Verilog代码中使用库模块264

7.13.3　在Verilog代码中使用寄存器和计数器结构264

7.14　设计举例267

7.14.1　总线结构267

7.14.2　简单的处理器275

7.14.3 反应计时器283

7.14.4　寄存器传输级代码286

7.15　触发器电路的时序分析286

7.16　小结288

7.17　问题求解举例289

练习题292

参考文献296

第8章　同步时序电路298

8.1　基本设计步骤299

8.1.1　状态图299

8.1.2　奖态表300

8.1.3　状态分配300

8.1.4　触发器的选择以及下一个状态和输出表达式的推导301

8.1.5　时序图302

8.1.6　设计步骤小结303

8.2　状态分配问题306

8.3　米利型状态模型308

8.4　用CAD工具设计有限状态机311

8.4.1　摩尔型有限状态机的Verilog代码312

8.4.2 Verilog代码的综合312

8.4.3　电路的仿真和测试314

8.4.4　另一种风格的Verilog代码314

8.4.5　用CAD工具的设计步骤小结316

8.4.6　在Verilog代码中进行状态分配316

8.4.7 用Verilog语句来编写米利型有限状态机317

8.5　串行加法器举例318

8.5.1 用米利型有限状态机实现的串行加法器318

8.5.2　用摩尔型有限状态机实现的串行加法器320

8.5.3　串行加法器的Verilog代码321

8.6　状态最小化324

8.6.1　划分最小化的步骤324

8.6.2　未完全指定的有限状态机328

8.7　用时序电路方法设计计数器329

8.7.1　模8计数器的状态图和状态表330

8.7.2　状态分配330

8.7.3　用D触发器实现的计数器331

8.7.4　用JK触发器实现的计数器332

8.7.5　举例：一个不同的计数器335

8.8　用作仲裁器电路的有限状态机336

8.8.1　仲裁器电路的实现338

8.8.2　有限状态机输出延迟的最小化339

8.8.3 小结340

8.9　同步时序电路的分析340

8.10　算法状态机图343

8.11　时序电路的形式化模型345

8.12　小结346

8.13　问题求解举例346

练习题352

参考文献355

第9章　异步时序电路356

9.1　异步行为356

9.2　异步电路分析358

9.3　异步电路综合363

9.4　状态化简372

9.5　状态分配380

9.5.1　转移图381

9.5.2　未指定的下一个状态项的利用383

9.5.3　使用附加状态变量进行的状态分配386

9.5.4　独热状态分配388

9.6　冒险389

9.6.1　静态冒险390

9.6.2　动态冒险393

9.6.3　冒险的意义394

9.7　一个完整的设计实例394

9.8　小结398

9.9　问题求解举例399

练习题403

参考文献406

第10章　数字系统设计407

10.1　构件块电路407

10.1.1　有使能输入的触发器和寄存器407

10.1.2　有使能输入的移位寄存器408

10.1.3　静态随机存取存储器408

10.1.4 可编程逻辑器件中的SRAM块410

10.2　设计举例410

10.2.1　位计数电路410

10.2.2　算法状态机图蕴涵的时序信息411

10.2.3　移位相加实现的乘法器413

10.2.4　除法器418

10.2.5　算术平均值425

10.2.6　排序操作428

10.3　时钟同步435

10.3.1　时钟偏差436

10.3.2　触发器的时序参数436

10.3.3　触发器的异步输入438

10.3.4 开关的抖动438

10.4　小结439

练习题439

参考文献442

第11章　逻辑电路测试443

11.1　故障模型443

11.1.1　固滞模型443

11.1.2　单个故障和多个故障443

11.1.3　CMOS电路444

11.2　测试集的复杂度444

11.3　路径的敏感化445

11.4　树状结构的电路448

11.5　随机测试448

11.6　时序电路的测试450

11.7 建自测试453

11.7.1　内建逻辑块观察器456

11.7.2 签字分析457

11.7.3 边界扫描457

11.8　印制电路板458

11.8.1　印制电路板的测试459

11.8.2　测试仪器460

11.9　小结460

练习题461

参考文献462

第12章　计算机辅助设计工具464

12.1　综合464

12.1.1　网表的生成465

12.1.2　门的优化465

12.1.3　技术映象467

12.2　物理设计469

12.2.1　布局469

12.2.2　布线470

12.2.3　静态时序分析471

12.3　小结472

参考文献472

部分习题答案474